一、设计适合软件无线电应用的宽带低噪声放大器（论文文献综述）
尹森林[1]（2021）在《VDES系统设计及其多址技术算法改进研究》文中研究表明为解决目前自动识别系统（AIS）的信道拥塞问题,国际电信联盟（ITU）、国际海事组织（IMO）及国际航标协会（IALA）等国际海事组织提出了甚高频数据交换系统（VDES）的概念。全球各个国家自2013年起就对VDES系统的概念和设计进行了大量的研究和讨论,本文主要针对VDES系统设计以及多址技术算法进行相关研究。甚高频数据交换系统（VDES）在其前身自动识别系统（AIS）的基础上针对各项业务进行了细化,包括将特殊应用信息（ASM）单独划分,同时增加了部分信道以满足甚高频数据交换的功能实现。本文针对VDES系统设计及其多址技术算法改进主要进行了以下研究:首先,对本文所涉及到的相关理论与技术进行了介绍。包括自动识别系统、特殊应用信息及甚高频数据交换的信道频率、信道划分及功率大小等指标参数。同时,对系统实现所采用的软件无线电进行了理论分析与系统仿真。其次,结合软件无线电,设计了VDES系统的总体框图。在此基础上,围绕相关协议中的参数指标,提出了本文甚高频数据交换系统的指标。在系统硬件设计中,对VDES系统中的射频收发链路、低噪声放大器、滤波器以及电源部分进行了设计,其中射频链路部分采用了超外差式结构进行设计。且设计中充分考虑了系统的可靠性和可维护性。其三,针对船舶在实际通信过程中所遇到的时隙预约冲突问题,提出了一种多址技术的改进算法。该部分首先搭建了时隙预约冲突模型,并进行了建模分析。然后针对目前时隙预约算法的不足,提出了一种改进后的预约算法,进行了相关的仿真,验证了其性能优于当前多址技术算法。最后,进行了甚高频数据交换系统的实现以及相关测试。甚高频数据交换系统实现在射频收发链路、电源以及数字处理部分完成后,增加相应外部模块,包括电源模块和天线模块。在甚高频数据交换系统实现后,从移动通信系统测试原则中选取其测试内容,该部分主要分为指标测试以及功能测试。指标测试主要结合甚高频数据交换系统的技术指标进行。功能性测试,包括有ping测试,样机间的信息及文件传输。测试结果论证了软件无线电实现甚高频数据交换系统的可实现性。
叶晖[2]（2020）在《宽带直接变频收发机的研究与设计》文中研究表明随着无线通信技术的飞速发展,针对不同的应用场景和适用人员,各种各样的通信系统应运而生,软件无线电正是随着时代的变迁以及人们需求的转变而被提出的。软件无线电的基本思想就是构建一个标准统一化的硬件平台,同时也使得模数转换器更加靠近天线,这样就能够让信号尽早地被采用数字的方式进行处理。射频收发机是软件无线电系统的关键部分之一,它的性能优劣直接决定着后端信号处理的困难程度。直接变频结构作为一种收发机结构,具有体积小、低功耗、低成本等优势,相较于超外差式结构,直接变频结构最突出的优点即为它的简单性,并且不需要考虑超外差式结构中的镜像问题。本文主要对宽带直接变频射频前端进行了研究与设计,主要包括接收机中的低噪声放大电路设计、解调电路设计和基带电路设计;发射机中的调制电路设计、功率放大电路设计;电源电路设计以及本振电路设计。完成了电路版图设计,并进行了加工和测试,整机测试性能良好,能够满足文中提出的指标要求。
邵宇聪[3]（2020）在《临近空间飞行器测控终端硬件的设计与实现》文中研究指明临近空间飞行器测控系统提出了与传统航天、航空测控不同的、更苛刻的要求。为提高临近空间飞行器测控系统可靠性,适应复杂的临近空间环境,提升临近空间飞行器测控系统通用性和互操作性,有必要针对临近空间平台测控终端硬件技术进行研究。这是完成临近空间飞行器测控系统项目研制的重要工作内容。测控终端作为临近空间飞行器电子信息系统的核心,是连接空中与地面的唯一纽带,其硬件可靠性尤为重要。因此,有必要需要根据临近空间飞行器测控系统自身的特点和要求,将软件无线电思路运用到临近空间飞行器测控终端硬件设计中,以提高临近空间飞行器测控通信的通用性、灵活性、兼容性和互操作性;同时针对临近空间恶劣的环境,在测控终端工程化实现方案中采取新技术、新手段进行研究和攻关,提高临近空间环境适应性。该项目的研究成果可为临近空间飞行器测控终端研制及工程化实现提供技术支撑。本论文主要研究内容如下:1.论述临近空间飞行器测控终端硬件系统研究工作的背景、意义,针对该技术领域的研究方向,分析其他作者在该领域的研究发展现状,指出还需进一步研究的要点,引出本论文需要解决的问题;2.结合临近空间飞行器测控终端硬件研制任务,确定通用化、系列化和组合化的产品设计原则,描述系统主要功能及技术指标需求,详细论证和分析中频处理架构、灵敏度和链路预算等技术体制和指标,然后根据主要指标及硬件架构,确定硬件总体实现方案,描述硬件组成、工作原理和交联关系;3.分析基于软件无线电架构的数字信号处理模块硬件架构,依据技术体制对变频组合、射频前端、天线和电源等硬件模块进行方案设计,对各个模块电路设计中涉及的主要元器件选型进行分析,然后完成各模块硬件电路原理图及印制板的布局布线设计与实现,完成系统对外硬件接口设计方案;4.针对临近空间环境特征对测控终端硬件的影响进行论证和分析,提出降低环境影响的硬件工程化解决途径,完成从整机到模块的环境适应性硬件设计与工程化实现方案,从而提高测控终端在临近空间环境中的适应性和可靠性能力;5.为验证测控终端主要功能及技术指标的达标情况,归纳出系统测试项目,根据系统测试内容分析测试条件,制定系统详细测试方法,通过测试记录结果分析系统主要功能及技术指标的达标情况,并得出系统测试结论。
尤金权[4]（2020）在《一种多频段软件无线电射频前端的设计与实现》文中进行了进一步梳理美国于上世纪90年代首次提出了软件无线电（Software Defined Radio）的概念,相较于传统接收机利用模拟电路来实现信号的接收功能,新提出的概念则更希望在数字域上实行各种功能。由于ADC/DAC转换速率和FPGA/DSP数据处理速度受到器件工艺水平的限制,现有的软件无线电设备还无法彻底的舍弃射频前端模块。随着时代发展,前端电路不仅需要能够完成各种频段信号的接收和发射工作,还需具有小型化、低功耗和高可靠性等多方面的特性,使用单片ADC完成多种频段信号的接收,或者在单一电路板上尽可能多的接收各种功能频段信号,这些方面的工作都对软件无线电的发展具有一定的促进意义。首先,阐述了课题的研究背景及其研究意义,介绍了本文主要的工作。在研究前人提出的软件无线电平台架构的基础上,分别对超外差式结构、零中频结构、低中频结构以及宽带数字直接采样结构进行了比较,分析了各个常见结构的优缺点,并对射频接收链路的一些主要参数进行了说明,如灵敏度、噪声系数等。本文希望能够接收三个频段的信号,分别是1258.291278.75MHz、24002440MHz和82508450MHz。在设计上,通过射频直接带通采样的方式,在同一条链路上完成1258.291278.75MHz和24002440MHz频段信号的接收;通过较为传统的外差式结构,利用两次模拟下变频链路完成82508450MHz频段跳频信号的接收。其次,针对项目要求,对相关芯片进行选型,包括低噪声放大器、滤波器、功分器等,并对设计出的射频前端链路的增益、噪声系数等多个参数进行理论计算,并通过ADS软件对射频前端链路方案分别从频率选择性、链路增益以及链路噪声系数等多方面进行了指标验证,验证结果与理论计算结果几乎一致,满足项目指标要求。接着,介绍了链路中一些关键器件的设计,如低噪放的级联设计,避免了多个低噪放之间的级联自激;如频综模块的设计,利用两片锁相环芯片分别产生链路所需要的本振信号;如自动增益模块的设计,利用两片压控增益芯片的级联完成最大增益71dB的自动增益模块的设计。并利用Cadence软件设计出了原理图和PCB电路板。最后,论文对多频段射频前端链路的各组件和总体进行了硬件上的测试,验证了设计的链路基本能够达到系统指标要求。
翁瑶[5]（2020）在《基于AD9371的Ku波段数字化T/R组件研究》文中研究表明T/R组件是相控阵系统的核心。第三次工业革命以来,相控阵系统广泛应用于航空航天、国防军事和移动通信等领域。21世纪是第四次工业革命即将到来的时代,这对相控阵系统提出了更高的要求。数字化、智能化和小型化是相控阵系统未来发展的方向,而实现这些的关键在于发展相控阵系统的核心——T/R组件。针对T/R组件的数字化和小型化的发展需求,本文基于高集成度的宽带射频收发芯片AD9371,结合I/Q变频技术和锁相环技术,研制了一套四通道Ku波段数字化T/R组件。该数字化T/R组件包括软件无线电部分（AD9371）、Ku波段射频链路、时钟与本振和电源四大部分。2片AD9371将来自JESD204B接口的数字信号转换成4个通道的L波段射频信号;Ku波段射频链路通过放大、I/Q混频和滤波,实现L波段射频信号和Ku波段射频信号之间的频谱搬移;时钟与本振能产生高品质的时钟信号和本振信号,并实现T/R组件之间的同步功能;电源部分将12V主电源转换成各个部分需要的电源,为各个部分供电。本文从首先介绍了数字化T/R组件研究背景和发展状况。接着介绍了数字化T/R组件用到的理论基础,包括相控阵、模数转换、混频器、锁相环和传输线相关理论。基于这些理论基础,详细阐述了Ku波段数字化T/R组件的方案设计、电路原理图设计和印刷电路板设计。之后展开加工和测试工作,测试结果满足设计预期。最后总结了本文的成果和不足,提出了下一步可开展的工作内容。
王恒[6]（2020）在《10MHz6GHz宽频段射频前端研究与设计》文中认为针对传统射频前端存在频段覆盖范围小、通信速率低、通信带宽小、收发通道数目少、通用性差等问题,亟需研发一款频段覆盖范围大、通信速率高、通信带宽大、收发通道数目多、通用性强的射频前端。本文以新一代宽带微功率无线通信系统原型机研发项目为背景,将理论研究与实际工程应用相结合,实现10MHz～6GHz宽频段射频前端电路设计。首先,对10MHz～6GHz宽频段射频前端的设计提出功能和性能上的需求,并基于几种常见射频前端结构分析对比,设计出满足需求的射频前端总体架构;其次,对所需的元器件进行选型,使用ADISim RF和System Vue 2017软件对主要射频指标进行链路预算及系统级仿真分析;然后,根据设计方案和仿真结果绘制射频前端原理图和PCB,加工制作射频前端板卡;最后,搭建射频前端板卡测试平台并对主要射频指标进行测试验证。特别地,为满足远距离通信的需求,本文在发射链路最末端添加了独立的功放模块,有效地提高了射频前端的最大发射功率。同时,针对该末级功放模块的非线性强记忆效应引发的信号失真问题,对数字预失真技术的基本原理和数学模型展开理论研究。在传统双线性和分数阶记忆多项式模型的基础上,本文提出了一种改进的分数阶双线性多项式模型,并进行实验仿真分析。实验结果表明:该模型与传统双线性多项式模型相比,归一化均方误差提高2.6 d B,邻道功率泄露比改善约5d B,系数减少34.3%,极大地降低了模型运算复杂度。由此可见,本文提出的模型能有效地改善功放的非线性强记忆效应,使功放输出达到预期线性化效果,为今后射频前端设计时功放器件的选型提供关键理论支撑。
李静[7]（2020）在《电子侦察用超宽带信号采样系统的设计与实现》文中认为无线电接收机是电子侦察、通信、雷达、遥测遥感系统中的信号接收的关键单元。传统的无线电接收机通过混频器和本地振荡器将射频输入信号转换到中频,即超外差式结构。但是该结构电路设计复杂,同时本振频率源要求高,还存在像频、组合频率、中频干扰等问题。另外一种使用高带宽模数转换器实现射频直接采样的系统结构可以解决以上问题,但是又对模数转换器的性能提出苛刻要求,尤其是模拟带宽指标。考虑以上问题及目前模数转换器技术水平,本论文设计了一种新型无线电接收机结构,利用宽带采样保持电路配合模数转换器来实现射频直接采样。该结构利用高带宽采样保持电路实现了射频信号的直接接收,将射频信号调理到模数转换器可以接收带宽内,降低对后端模数转换器高带宽的要求,最终实现模拟信号到数字信号转换。本文先从宽带接收机发展背景着手,研究了超宽带信号采样系统架构类型与工作原理,开展了超宽带信号采样系统设计,最后完成系统测试验证,系统实现采样带宽12GHz,无杂散动态范围（SFDR）大于36dB。本论文主要从以下三个方面开展技术研究:1.研究超宽带采样技术,使用宽带采样保持电路完成对输入信号的跟踪保持,并将输出信号保持在一个相对恒定的采样时刻信号值,使用精密的控制时序保证模数转换器正确采样该信号值。同时从总体上完成对宽带采样保持电路的工艺及架构设计,从功能上完成了输入信号缓冲电路、采样保持电路核、输出信号缓冲电路和采样时钟缓冲电路的设计。2.研究射频信号传输链设计技术,当工作在射频段时,封装、微带线、过孔、接插件会带来寄生效应和损耗,因此在设计时要对整个链路建模仿真,严格按照射频电路设计要求,根据仿真结果,完成印制电路板材料选择,传输线设计,电源完整性设计,保证系统的信号完整性。3.研究单板集成及各模块阻抗匹配设计技术,在具体的电路设计中,将电路的各个模块组合在一起时,严格按照信号完整性的要求,合理设计布局布线,并对电路整体建模仿真,通过仿真,准确设计各个模块之间的匹配电阻,保证系统功能正常。
陈鸿鹏[8]（2020）在《GHz宽带可重构接收前端设计》文中指出可重构技术旨在将不同的应用集成在一个终端上,满足用户不同的应用需求。其在当今无线接收机领域是一个非常重要的研究方向,而且正在不断地向纵深发展。对此,本论文提出了一种面对GHz频段的宽带可重构接收前端电路,可实现低噪声与高线性度两种模式的自由切换。具体工作如下:1、提出了一种宽带跨导放大器电路（LNTA）。整体采用差分结构,利用π型匹配扩展了电路带宽,工作频段覆盖0.6-3.2GHz;通过设计交叉耦合反馈级提高了LNTA电路的环路增益,同时解决了有源反馈的二阶相互作用问题,最重要的是改善了电路噪声,实现了低噪声设计,噪声系数仅为2.48dB。2、选用25%占空比本振信号驱动无源混频器实现下变频,采用二级互补结构运算放大器作为基带电路部分。3、提出了一种GHz宽带可重构接收前端电路,主要包括两条通路:主通路采用电流模式设计,满足低噪声设计需求,噪声系数仅为2.7dB;从通路采用mixer-first结构,获得高线性优点,带内IIP3为9.2dBm,带外IIP3为21dBm。二者通关数字逻辑控制的模拟开关实现低噪声与高线性两种工作模式的自由切换。4、设计绘制了GHz宽带可重构接收前端电路的版图,并通过复用晶体管有源区精简了电路版图,降低了寄生效应。本论文所提出的GHz宽带可重构接收前端电路及其子单元电路的性能,已通过仿真验证,结果显示两条通路分别获得了较佳的噪声性能与线性性能。
刘晏辰[9]（2020）在《智能射频接收机的关键技术研究》文中研究表明进入21世纪,人们对无线通信技术的研究不断取得突破,近几年来,人工智能的研究也进行得如火如荼,我们正逐步向一个信息、智能的时代阔步迈进。传统接收机已经无法满足人们对于通信日益增长的需求,基于认知无线电的智能接收机逐步走上了科技舞台。依托于人工智能技术,智能接收机能够自主地观察无线电环境,推断其应用场景和环境,从而生成最佳通信方案。本文就智能接收机射频前端、低噪声放大器自恢复技术、神经网络模块和智能接收机系统进行了广泛而深入的研究,主要研究成果如下:1.本文设计了一款多频带多模兼容的SUB-1GHz接收机射频前端。由于智能接收机会自主的选择空闲的、噪声性能好的信道来进行通信,因此其射频前端必须可以兼容多种工作频段和多种工作模式。SUB-1GHz接收机射频前端采用了低中频接收机架构,同时实现了低功耗和高性能。它采用了电流模无源混频器,大幅削减闪烁噪声,增强系统线性度。通过改变片外输入匹配,实现工作频段切换,使其既兼容多个工作频段,又拥有窄带接收机的高性能。接收到的信号经过正交混频,送入复数滤波器进行镜像抑制。复数滤波器采用了可重构的设计,其中频频率可覆盖100kHz～1MHz。该接收机每一级放大器的增益均编程可控,最高支持25档增益控制。经过流片验证,增益可达97dB,动态范围超100dB,镜像抑制78dB,最低功耗2.29mW,噪声系数最小为3.83dB。2.本文设计了一款自恢复低噪声放大器。晶体管的老化会导致低噪声放大器的性能发生衰减,接收机整体的噪声系数也会显着下降,此时智能接收机频谱感知的结果是不准确的（无法确定噪声是周围环境的还是接收机自身引入的）。自恢复技术可以保证低噪声放大器的性能不随晶体管的老化而衰减,使得接收机整体的噪声性能不发生显着衰退。本文首先设计了一种热载流子注入老化模型。该模型以一个受控电压源和一个受控电流源来模拟晶体管老化时的阈值电压衰减和载流子迁移率衰减。之后,本文通过该模型来验证自恢复技术。自恢复技术是通过老化检测和老化补偿来协同实现的。老化检测是通过电流检测器和电流比较器来检测低噪声放大器偏置电流的衰减。当检测到电流衰减会启动补偿电路（老化补偿）,保证了低噪声放大器的性能稳定。该技术在2.4GHz的低噪声放大器上进行了流片验证,其在120?C的高温下和1.44V的过载电源电压下进行了400小时的老化实验,性能保持稳定。3.本文设计了一款脉冲神经网络模块。神经网络模块是智能接收机是否智能的关键,它可以适配多种智能算法实现频谱感知、模式切换等功能。该脉冲神经网络模块内部有六个神经核心,每个核心中有32个神经元和1024个突触。核心与核心之间是通过片上网络进行互联的,每个神经核心即一个路由节点。通过片上网络对数据流的控制,多个核心之间可以实现复杂的神经网络互联。其内部采用了Deep Compression技术,可以将权值数据压缩至原来的1/16,内部存储大大减小。经过流片验证,该神经网络模块实现了单位面积1.1GSOP/（s·mm2）的吞吐率,单位SOP消耗的能量为35pJ。4.本文设计了一款智能接收机。该智能接收机是由射频开关、SUB-1GHz接收机射频前端、自恢复模块、理想ADC、理想数字基带和脉冲神经网络模块构成。其中,SUB-1GHz接收机射频前端、自恢复模块和脉冲神经网络模块皆单独的进行了流片验证。射频开关可以使射频前端同时与多个输入匹配相连,实现了多个工作频段的自由切换,且仅带来1～2dB的增益下降和约0.3dB的噪声衰减,对接收机整体性能影响不大。自恢复模块的引入使得SUB-1GHz接收机的低噪声放大器也具有自恢复功能,在老化仿真下其性能可以保持稳定。该智能接收机的ADC与数字基带均是采用理想模块进行仿真模拟的。首先理想ADC对中频信号采样,再作快速傅立叶变换（理想数字基带）,从而得到中频信号的频谱,再传入脉冲神经网络模块中进行处理。最后设计了一款基于一维卷积神经网络的频谱感知算法和一款基于脉冲神经网络的频谱预测算法,使得该接收机拥有了频谱感知和频谱预测功能。
叶羿阳[10]（2019）在《基于软件无线电的L频段收发前端设计》文中认为软件无线电,也被称作软件定义的无线电。软件无线电技术是一种既能兼容多种制式的无线通信设备,也能够满足未来个性化通信需求的无线通信体系结构及技术。软件无线电技术通过一种模块化的硬件平台,提出了一种崭新的设计、制造和使用无线通信系统与设备的思想。它不必受限于硬件,把系统业务从完全依赖硬件的传统无线电技术中解放出来,从而使得设计具备可编程,易修改和低成本的优势,这将把无线通信技术提升到一个新的高度。AD9361是一款无线收发芯片,具备高集成度,高性能的特点。AD9361内部集成了无线收发系统的大多数部分,包括ADC/DAC,LNA,锁相环,滤波器等部分,可以实现70MHz至6GHz内的无线收发需求。AD9361具有可编程性的特点,同时通信频段宽、系统集成度高的优点,是一种用于无线通信的优秀芯片选择。本文主要介绍了无线收发系统概述,同时介绍了AD9361的构成及工作原理,设计了一个基于软件无线电的L频段收发前端,实现了相关电路,包括AD9361的数字接口、输入输出接口、时钟接口、控制接口和供电等模块。本文的BBP芯片使用的是ZYNQ-7000系列的XC7Z045-2FFG900E芯片,设计了包括DDR3模块,HDMI模块,SD卡模块和配置模块在内的相关功能电路,同时实现了几个中频接口以便于和系统中的中频板实现通信。最终,板子通过一系列DC-DC和LDO构成的电源模块进行统一供电,本文介绍了这些电源模块的设计思路。本文给出了电路的原理图,分析了PCB布板时的信号完整性和电源完整性等问题,根据FPGA的bank分配位置进行了IO口分配,最终给出电路板图。该电路板集成了AD9361的相关功能,同时还集成了ZYNQ-7000系列FPGA开发板的相关功能,可以实现L频段的无线收发前端功能。
二、设计适合软件无线电应用的宽带低噪声放大器（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、设计适合软件无线电应用的宽带低噪声放大器（论文提纲范文）
（1）VDES系统设计及其多址技术算法改进研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 甚高频数据交换系统研究现状 |
| 1.2.2 多址技术研究现状 |
| 1.3 研究目的及内容 |
| 1.4 本论文的结构安排 |
| 第二章 相关理论介绍 |
| 2.1 引言 |
| 2.2 VDES三类业务链路传输标准 |
| 2.2.1 自动识别系统(AIS) |
| 2.2.2 特殊应用信息(ASM) |
| 2.2.3 甚高频数据交换(VDE) |
| 2.3 软件无线电平台研究 |
| 2.3.1 射频前端 |
| 2.3.2 数字端多相滤波 |
| 2.4 本章小结 |
| 第三章 甚高频数据交换系统设计与仿真 |
| 3.1 引言 |
| 3.2 设计方案与指标 |
| 3.2.1 总体方案设计 |
| 3.2.2 设计指标 |
| 3.3 系统硬件设计 |
| 3.3.1 系统射频单元设计 |
| 3.3.2 低噪声放大器设计 |
| 3.3.3 滤波器设计 |
| 3.3.4 系统电源设计 |
| 3.4 系统数字端设计 |
| 3.5 本章小结 |
| 第四章 甚高频数据交换系统多址技术算法改进研究 |
| 4.1 引言 |
| 4.2 甚高频数据交换系统多址技术研究 |
| 4.2.1 数据链路层技术 |
| 4.2.2 多址技术运行流程 |
| 4.2.3 接入协议时隙冲突分析 |
| 4.3 多址技术算法改进 |
| 4.3.1 多址技术算法改进 |
| 4.3.2 改进算法的仿真分析 |
| 4.4 本章小结 |
| 第五章 甚高频数据交换系统实现与测试 |
| 5.1 引言 |
| 5.2 甚高频数据交换系统实现 |
| 5.2.1 系统外部界面 |
| 5.2.2 系统外部GPS天线 |
| 5.2.3 系统布局 |
| 5.2.4 系统可靠性和可维护性 |
| 5.3 指标性测试 |
| 5.3.1 灵敏度测试 |
| 5.3.2 动态范围测试 |
| 5.3.3 增益测试 |
| 5.3.4 测试结果 |
| 5.4 功能性测试 |
| 5.4.1 测试环境搭建 |
| 5.4.2 系统初始化测试 |
| 5.4.3 系统ping测试 |
| 5.4.4 收发信息测试 |
| 5.4.5 文件传输测试 |
| 5.4.6 其他相关测试 |
| 5.5 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文工作总结 |
| 6.2 下一步工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）宽带直接变频收发机的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 本课题的研究背景及意义 |
| 1.2 直接变频收发机的研究现状 |
| 1.3 本课题主要工作以及论文结构 |
| 第二章 射频收发系统的基本理论 |
| 2.1 接收机的基本结构分析 |
| 2.1.1 超外差式接收机 |
| 2.1.2 镜像抑制接收机 |
| 2.1.3 零中频(直接变频)接收机 |
| 2.1.4 数字中频接收机 |
| 2.2 接收机的关键性能指标 |
| 2.2.1 灵敏度 |
| 2.2.2 噪声系数 |
| 2.2.3 线性度 |
| 2.2.4 动态范围 |
| 2.3 发射机的基本结构分析 |
| 2.3.1 零中频(直接变频)发射机 |
| 2.3.2 超外差式发射机 |
| 2.4 发射机的关键性能指标 |
| 2.4.1 发射功率 |
| 2.4.2 发射效率 |
| 2.4.3 邻信道功率比 |
| 2.4.4 谐波抑制度 |
| 2.4.5 杂散抑制度 |
| 2.4.6 隔离度 |
| 2.5 本章小结 |
| 第三章 射频收发系统的方案设计 |
| 3.1 收发机系统的设计指标 |
| 3.2 收发机具体结构的设计 |
| 3.2.1 接收机具体结构设计 |
| 3.2.2 发射机具体结构设计 |
| 3.3 收发机芯片选型以及链路预算 |
| 3.3.1 接收机的芯片选型及链路预算 |
| 3.3.2 发射机的芯片选型及链路预算 |
| 3.4 接收机模块电路设计 |
| 3.4.1 低噪声放大电路设计 |
| 3.4.2 解调电路设计 |
| 3.4.3 基带电路设计 |
| 3.5 发射机模块电路设计 |
| 3.5.1 调制模块设计 |
| 3.5.2 功率放大电路设计 |
| 3.6 本振电路设计 |
| 3.6.1 锁相环的工作原理 |
| 3.6.2 锁相环的关键性能指标 |
| 3.6.3 本振电路设计 |
| 3.7 电源电路设计 |
| 3.8 控制电路设计 |
| 3.9 本章小结 |
| 第四章 收发机性能测试 |
| 4.1 收发机PCB布板规则 |
| 4.1.1 信号完整性 |
| 4.1.2 布局与布线 |
| 4.2 电源模块测试 |
| 4.3 接收机整体性能测试 |
| 4.4 发射机整体性能测试 |
| 4.5 收发机性能测试汇总 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 附录1 攻读硕士学位期间申请的专利 |
| 致谢 |
（3）临近空间飞行器测控终端硬件的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 研究的发展现状分析 |
| 1.3 论文研究的主要内容 |
| 1.4 论文的结构安排 |
| 第二章 需求分析及总体设计 |
| 2.1 需求分析 |
| 2.2 总体指标要求 |
| 2.3 设计原则 |
| 2.4 系统体制及指标分析 |
| 2.4.1 工作频率选择 |
| 2.4.2 中频处理架构分析 |
| 2.4.3 接收机灵敏度分析 |
| 2.4.4 链路预算分析 |
| 2.5 总体方案设计 |
| 2.5.1 系统硬件设计 |
| 2.5.2 工作原理设计 |
| 2.5.3 模块交联关系 |
| 2.6 本章小结 |
| 第三章 数字电路硬件的设计与实现 |
| 3.1 信号处理模块硬件的设计与实现 |
| 3.1.1 基于软件无线电的硬件架构 |
| 3.1.2 主要软件功能 |
| 3.1.3 FPGA电路 |
| 3.1.4 时钟电路 |
| 3.1.5 数模转换电路 |
| 3.1.6 模数转换电路 |
| 3.1.7 接口电路设计 |
| 3.1.8 硬件电路的实现 |
| 3.2 电源模块硬件的设计与实现 |
| 3.2.1 主要功能及原理 |
| 3.2.2 硬件电路详细设计 |
| 3.2.3 系统电源功率分析 |
| 3.2.4 硬件电路的实现 |
| 3.3 本章小结 |
| 第四章 射频电路硬件的设计与实现 |
| 4.1 射频模块硬件的设计与实现 |
| 4.1.1 主要功能 |
| 4.1.2 工作原理 |
| 4.1.3 变频组合模块 |
| 4.1.4 射频前端模块 |
| 4.2 天线硬件的设计与实现 |
| 4.2.1 机载全向天线 |
| 4.2.2 地面定向天线 |
| 4.2.3 地面伺服控制系统 |
| 4.3 本章小结 |
| 第五章 临近空间环境适应性设计与实现 |
| 5.1 临近空间环境主要特征分析 |
| 5.2 环境特征影响及解决途径 |
| 5.2.1 低温低气压特征 |
| 5.2.2 低气压放电特征 |
| 5.2.3 临近空间粒子特征 |
| 5.3 密闭机箱架构的实现 |
| 5.4 组合化模块的实现 |
| 5.5 硬件接口的实现 |
| 5.6 本章小结 |
| 第六章 系统测试 |
| 6.1 测试项目 |
| 6.2 测试条件 |
| 6.2.1 系统测试设备及仪器 |
| 6.2.2 实验室有线通信测试条件 |
| 6.2.3 外场无线通信测试条件 |
| 6.3 实验室有线通信测试 |
| 6.3.1 测试方法 |
| 6.3.2 性能测试及达标情况分析 |
| 6.4 外场无线通信测试 |
| 6.4.1 测试方法 |
| 6.4.2 性能测试及达标情况分析 |
| 6.5 系统测试结论 |
| 6.6 本章小结 |
| 第七章 全文总结与后续工作展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（4）一种多频段软件无线电射频前端的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 论文的研究内容 |
| 1.4 论文的结构安排 |
| 第二章 射频接收前端的基本原理和方案分析 |
| 2.1 射频接收链路常用的结构 |
| 2.1.1 超外差结构 |
| 2.1.2 零中频结构 |
| 2.1.3 低中频结构 |
| 2.1.4 宽带数字直接采样结构 |
| 2.2 射频接收前端关键技术指标 |
| 2.2.1 灵敏度 |
| 2.2.2 噪声系数 |
| 2.2.3 动态范围 |
| 2.2.4 线性度 |
| 2.2.5 相位噪声 |
| 2.3 指标参数及总体方案设计 |
| 2.3.1 指标参数 |
| 2.3.2 总体方案设计 |
| 2.4 本章小结 |
| 第三章 多频段射频前端电路的设计 |
| 3.1 L、S频段接收链路前端设计 |
| 3.1.1 射频前端ADC采样率分析 |
| 3.1.2 链路设计 |
| 3.1.3 ADS仿真 |
| 3.2 X频段接收链路前端设计 |
| 3.2.1 链路参数分析 |
| 3.2.2 X频段接收链路设计及计算分析 |
| 3.2.3 ADS仿真 |
| 3.3 本章小结 |
| 第四章 射频前端链路的实现 |
| 4.1 关键电路的设计 |
| 4.1.1 本振电路设计 |
| 4.1.2 AGC电路设计 |
| 4.1.3 低噪放电路设计 |
| 4.1.4 电源模块的设计 |
| 4.2 PCB版图的设计 |
| 4.2.1 板材选择 |
| 4.2.2 PCB叠层设计 |
| 4.2.3 微带线特征阻抗设计 |
| 4.2.4 PCB布局与布线 |
| 4.3 本章小结 |
| 第五章 射频前端模块调试及结果分析 |
| 5.1 射频前端链路调试 |
| 5.1.1 实物与测试平台 |
| 5.1.2 基于ADF5355 本振电路测试 |
| 5.1.3 基于ADF4351 本振电路测试 |
| 5.1.4 LNA性能测试 |
| 5.1.5 AGC性能测试 |
| 5.2 射频前端性能测试 |
| 5.2.1 系统增益及动态范围测试 |
| 5.2.2 噪声系数测试 |
| 5.2.3 谐波抑制及镜像频率抑制测试 |
| 5.3 本章小结 |
| 第六章 结论 |
| 致谢 |
| 参考文献 |
（5）基于AD9371的Ku波段数字化T/R组件研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.3 论文的结构安排 |
| 第二章 相控阵T/R组件相关理论 |
| 2.1 相控阵对T/R组件的要求 |
| 2.2 T/R组件的实现 |
| 2.2.1 模拟的T/R组件 |
| 2.2.2 数字化T/R组件 |
| 2.3 采样同步和相位同步 |
| 2.3.1 采样定理 |
| 2.3.2 带通采样 |
| 2.3.3 数字采样同步 |
| 2.3.4 射频相位同步 |
| 2.4 锁相环频率合成技术 |
| 2.4.1 锁相环基本结构 |
| 2.4.2 锁相环数学模型 |
| 2.5 镜像抑制变频器原理 |
| 2.5.1 混频基本原理 |
| 2.5.2 I/Q混频器原理 |
| 2.6 传输线理论 |
| 2.6.1 传输线方程 |
| 2.6.2 传输线阻抗 |
| 2.7 本章小结 |
| 第三章 Ku波段数字化T/R组件设计 |
| 3.1 T/R组件总体指标 |
| 3.2 T/R组件总体方案 |
| 3.3 射频链路设计 |
| 3.3.1 射频链路方案 |
| 3.3.2 I/Q上变频电路 |
| 3.3.3 I/Q下变频电路 |
| 3.3.4 信号转换电路 |
| 3.3.5 发射滤波电路 |
| 3.3.6 低噪声放大电路 |
| 3.3.7 时分切换电路 |
| 3.4 AD9371电路设计 |
| 3.4.1 AD9371电路结构 |
| 3.4.2 AD9371电源接口电路 |
| 3.4.3 AD9371数字接口电路 |
| 3.5 时钟和同步设计 |
| 3.5.1 多T/R组件同步 |
| 3.5.2 时钟和本振 |
| 3.5.3 JESD204B时钟电路 |
| 3.5.4 射频本振电路 |
| 3.6 电源和上电时序设计 |
| 3.6.1 电源方案 |
| 3.6.2 AD9371电源电路 |
| 3.6.3 射频和时钟电源电路 |
| 3.6.4 上电时序控制电路 |
| 3.6.5 电源检测电路 |
| 3.7 其他电路设计 |
| 3.7.1 FMC接口电路 |
| 3.7.2 SPI总线电路 |
| 3.7.3 FRU EEPROM电路 |
| 3.8 印刷电路板设计 |
| 3.8.1 叠层和工艺 |
| 3.8.2 布局和布线 |
| 3.8.3 信号完整性 |
| 3.8.4 电源完整性 |
| 3.8.5 安装和散热 |
| 3.9 本章小结 |
| 第四章 Ku波段数字化T/R组件测试 |
| 4.1 AD9371测试 |
| 4.1.1 AD9371发射测试 |
| 4.1.2 AD9371接收测试 |
| 4.1.3 AD9371环回测试 |
| 4.2 Ku波段射频链路测试 |
| 4.2.1 Ku波段发射链路测试 |
| 4.2.2 Ku波段接收链路测试 |
| 4.3 整机测试 |
| 4.3.1 整机发射测试 |
| 4.3.2 整机接收测试 |
| 4.4 本章小结 |
| 第五章 结论 |
| 5.1 结论 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）10MHz6GHz宽频段射频前端研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文组织结构 |
| 第2章 射频前端方案研究与设计 |
| 2.1 射频前端需求分析 |
| 2.1.1 射频前端功能需求 |
| 2.1.2 射频前端收发性能需求 |
| 2.2 常见射频前端结构分析 |
| 2.2.1 超外差结构 |
| 2.2.2 零中频结构 |
| 2.2.3 射频前端结构对比 |
| 2.3 射频前端系统结构设计 |
| 2.3.1 射频收发芯片 |
| 2.3.2 射频前端总体结构设计 |
| 2.3.3 接收通道结构设计 |
| 2.3.4 发射通道结构设计 |
| 2.4 本章小结 |
| 第3章 射频前端接收通道仿真与分析 |
| 3.1 主要射频器件选型分析 |
| 3.1.1 混频器 |
| 3.1.2 低噪声放大器 |
| 3.1.3 功率放大器 |
| 3.2 接收链路技术指标仿真与分析 |
| 3.2.1 主要技术指标链路预算 |
| 3.2.2 接收通道系统级仿真 |
| 3.3 本章小结 |
| 第4章 射频前端发射通道仿真与分析 |
| 4.1 主要射频器件选型分析 |
| 4.1.1 混频器 |
| 4.1.2 驱动级功率放大器 |
| 4.1.3 末级功率放大器 |
| 4.2 功放预失真方法研究 |
| 4.2.1 预失真技术相关知识 |
| 4.2.2 改进的分数阶双线性数字预失真模型 |
| 4.2.3 仿真分析与验证 |
| 4.3 发射链路技术指标仿真与分析 |
| 4.3.1 主要技术指标链路预算 |
| 4.3.2 发射通道系统级仿真 |
| 4.4 本章小结 |
| 第5章 射频前端硬件电路实现 |
| 5.1 射频前端硬件实现 |
| 5.1.1 PCB板材选择 |
| 5.1.2 PCB板级仿真 |
| 5.1.3 PCB布局布线与实物 |
| 5.2 射频前端其他模块实现 |
| 5.2.1 电源模块实现 |
| 5.2.2 时钟模块实现 |
| 5.3 本章小结 |
| 第6章 射频前端性能测试与分析 |
| 6.1 测试准备 |
| 6.1.1 测试指标 |
| 6.1.2 测试仪器设备 |
| 6.1.3 测试平台搭建 |
| 6.2 接收链路射频指标测试 |
| 6.2.1 本振泄露&镜像抑制 |
| 6.2.2 增益调整范围 |
| 6.2.3 三阶互调 |
| 6.2.4 噪声系数 |
| 6.2.5 接收链路实测值和预设值对比 |
| 6.3 发射链路射频指标测试 |
| 6.3.1 最大发射功率&本振泄露&镜像抑制 |
| 6.3.2 杂散 |
| 6.3.3 三阶互调 |
| 6.3.4 发射链路实测值和预设值对比 |
| 6.4 本章小结 |
| 第7章 总结与展望 |
| 7.1 全文总结 |
| 7.2 下一步工作和方向 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
（7）电子侦察用超宽带信号采样系统的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 国内外研究现状 |
| 1.1.1 国外研究现状 |
| 1.1.2 国内研究状况 |
| 1.1.3 射频直接采样理论及相关电路发展趋势 |
| 1.2 本文主要工作 |
| 1.3 本论文的结构安排 |
| 第二章 超宽带信号采样系统整体设计 |
| 2.1 超宽带接收机介绍 |
| 2.2 超外差采样技术原理介绍 |
| 2.3 超宽带信号采样系统架构 |
| 2.4 本章小结 |
| 第三章 超宽带信号采样系统关键技术 |
| 3.1 超宽带信号采样技术 |
| 3.1.1 采样保持电路总体设计 |
| 3.1.1.1 工艺器件及架构 |
| 3.1.1.2 信号传输路径和处理方式 |
| 3.1.1.3 采样保持电路的实现形式 |
| 3.1.2 输入信号缓冲电路设计 |
| 3.1.3 采样保持电路核设计 |
| 3.1.4 输出信号缓冲电路设计 |
| 3.1.5 采样时钟输入缓冲电路设计 |
| 3.2 射频信号传输链路设计技术研究 |
| 3.2.1 印制电路板工艺平台分析 |
| 3.2.1.1 印制电路板基板材料与信号传输速率、特性阻抗的关系 |
| 3.2.1.2 印制电路板基板材料与信号传输损失的关系 |
| 3.2.2 信号完整性设计 |
| 3.2.2.1 信号完整性概述 |
| 3.2.2.2 高速互连通道建模仿真 |
| 3.2.3 电源完整性设计 |
| 3.2.3.1 谐振模式仿真技术 |
| 3.2.3.2 激励源模式仿真 |
| 3.2.3.3 电源S参数优化仿真 |
| 3.3 单板集成及各模块阻抗匹配设计 |
| 3.3.1 传输通路阻抗匹配 |
| 3.3.2 模块端口阻抗带宽匹配 |
| 3.3.3 高速时序控制 |
| 3.4 本章小结 |
| 第四章 超宽带信号采样系统实现 |
| 4.1 超宽带跟踪保持电路模块设计 |
| 4.2 模数转换电路模块设计 |
| 4.3 高速时钟电路模块设计 |
| 4.4 电源模块设计 |
| 4.5 超宽带信号采样系统印制电路板设计 |
| 4.6 本章小结 |
| 第五章 测试及结果分析 |
| 5.1 测试平台搭建 |
| 5.2 测试结果分析 |
| 5.3 测试分析总结 |
| 5.4 本章小结 |
| 第六章 结论 |
| 6.1 本文的主要贡献 |
| 6.2 下一步工作的展望 |
| 致谢 |
| 参考文献 |
（8）GHz宽带可重构接收前端设计（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 接收机系统级设计概述 |
| 2.1 接收机系统架构 |
| 2.1.1 超外差接收机 |
| 2.1.2 直接变频接收机 |
| 2.1.3 镜像抑制接收机 |
| 2.2 接收机系统级设计指标 |
| 2.2.1 噪声指标 |
| 2.2.2 线性度指标 |
| 2.2.3 动态范围指标 |
| 2.3 本章小结 |
| 第三章 接收前端各单元电路设计 |
| 3.1 宽带低噪声跨导放大器设计 |
| 3.1.1 宽带LNTA的电路结构 |
| 3.1.2 宽带LNTA的结构分析与仿真验证 |
| 3.1.2.1 阻抗匹配 |
| 3.1.2.2 跨导增益 |
| 3.1.2.3 噪声系数 |
| 3.1.2.4 线性性能 |
| 3.1.3 LNTA小结 |
| 3.2 无源混频器电路设计 |
| 3.2.1 本振信号的占空比选择 |
| 3.2.2 无源混频器的LTI等效电路分析模型 |
| 3.3 25%占空比本振信号产生电路设计 |
| 3.3.1 正交信号产生电路 |
| 3.3.2 25%占空比信号产生电路 |
| 3.4 TIA电路设计 |
| 3.4.1 OpAmp电路的结构分析 |
| 3.4.1.1 静态特性 |
| 3.4.1.2 频率特性 |
| 3.4.1.3 相位补偿 |
| 3.4.2 电路稳定性的仿真验证 |
| 3.5 本章小结 |
| 第四章 GHz宽带可重构接收前端设计 |
| 4.1 低噪声宽带通路设计 |
| 4.1.1 阻抗匹配 |
| 4.1.2 转换增益 |
| 4.1.3 噪声性能 |
| 4.1.4 线性性能 |
| 4.1.5 主通路小结 |
| 4.2 高线性宽带通路设计 |
| 4.2.1 阻抗匹配 |
| 4.2.2 转换增益 |
| 4.2.3 噪声性能 |
| 4.2.4 线性性能 |
| 4.2.5 从通路小结 |
| 4.3 本章小结 |
| 第五章 版图设计 |
| 5.1 简介 |
| 5.2 版图优化方法 |
| 5.2.1 电阻 |
| 5.2.2 MOS晶体管 |
| 5.3 版图绘制 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（9）智能射频接收机的关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究动态 |
| 1.2.1 多频段多模兼容接收机的研究动态 |
| 1.2.2 硬件神经网络的研究动态 |
| 1.3 论文的主要工作与创新 |
| 1.4 论文的结构安排 |
| 第二章 智能射频接收机的基础理论介绍 |
| 2.1 认知无线电的理论基础 |
| 2.1.1 频谱感知技术分类及对比 |
| 2.1.2 频谱感知技术的性能指标 |
| 2.1.3 多用户协作频谱感知架构 |
| 2.2 射频接收机的理论基础 |
| 2.2.1 射频接收机架构 |
| 2.2.2 多频段多模兼容射频接收机架构 |
| 2.2.3 接收机的基本参数概念 |
| 2.3 神经网络的理论基础 |
| 2.3.1 深度神经网络模型基础 |
| 2.3.2 脉冲神经网络模型基础 |
| 2.4 本章小结 |
| 第三章 智能接收机的射频前端设计 |
| 3.1 增益可配置的超宽带低噪声放大器设计 |
| 3.2 多模兼容的SUB-1GHz接收机射频前端设计 |
| 3.2.1 SUB-1GHz接收机的LNA和 Mixer的设计 |
| 3.2.2 SUB-1GHz接收机中频滤波器设计 |
| 3.2.3 SUB-1GHz接收机射频前端测试结果 |
| 3.3 本章小结 |
| 第四章 智能接收机的自恢复低噪声放大器设计 |
| 4.1 低噪声放大器的老化仿真 |
| 4.1.1 2.4 GHz窄带低噪声放大器的设计 |
| 4.1.2 热载流子注入老化模型的设计 |
| 4.2 低噪声放大器的退化监测设计 |
| 4.2.1 电流检测器的设计 |
| 4.2.2 电流比较器的设计 |
| 4.3 低噪声放大器的退化补偿设计 |
| 4.4 测试结果 |
| 4.5 本章小结 |
| 第五章 智能接收机的神经网络模块设计 |
| 5.1 脉冲神经网络模块的电路设计 |
| 5.1.1 脉冲神经网络模块神经核心的设计 |
| 5.1.2 脉冲神经网络模块片上网络的设计 |
| 5.2 算法映射 |
| 5.3 测试结果 |
| 5.4 本章小结 |
| 第六章 智能接收机的设计 |
| 6.1 智能接收机的电路设计 |
| 6.2 智能接收机的仿真结果与分析 |
| 6.3 本章小结 |
| 第七章 全文总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（10）基于软件无线电的L频段收发前端设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国内研究现状 |
| 1.2.2 国外研究现状 |
| 1.3 本文的主要研究内容 |
| 第二章 收发系统结构分析及方案设计 |
| 2.1 无线收发系统结构 |
| 2.1.1 无线收发系统架构 |
| 2.1.2 接收机常用方案 |
| 2.2 软件无线电 |
| 2.2.1 软件无线电定义 |
| 2.2.2 软件无线电系统结构形式 |
| 2.2.3 软件无线电关键技术 |
| 2.2.4 软件无线电硬件平台体系 |
| 2.3 主要芯片选型 |
| 2.3.1 SoC芯片 |
| 2.3.2 主要芯片选型 |
| 2.4 系统方案设计 |
| 2.4.1 收发前端总体方案 |
| 2.4.2 接收通道方案 |
| 2.4.3 发射器通道方案 |
| 2.4.4 频率合成器 |
| 2.5 小结 |
| 第三章 收发前端电路设计 |
| 3.1 典型电路原理图 |
| 3.2 收发前端电路原理图设计 |
| 3.2.1 数字接口原理图设计 |
| 3.2.2 输入输出接口原理图设计 |
| 3.2.3 时钟输入接口原理图设计 |
| 3.2.4 控制接口原理图 |
| 3.3 数字电路原理图设计 |
| 3.3.1 ZYNQ-7000 系列FPGA |
| 3.3.2 DDR3 电路原理图设计 |
| 3.3.3 SD卡原理图设计 |
| 3.3.4 配置电路原理图设计 |
| 3.3.5 GTP接口原理图设计 |
| 3.3.6 HDMI电路原理图设计 |
| 3.3.7 UART电路原理图设计 |
| 3.3.8 ETHERNET电路原理图设计 |
| 3.3.9 FPGA的引脚分配 |
| 3.4 电源电路原理图设计 |
| 3.4.1 数字板电源原理图设计 |
| 3.4.2 中频板电源原理图设计 |
| 3.5 收发系统电路设计 |
| 3.5.1 电路设计 |
| 3.5.2 电源完整性分析与设计 |
| 3.5.3 信号完整性分析与设计 |
| 3.6 小结 |
| 第四章 收发前端测试 |
| 4.1 IIO Oscilloscope简介 |
| 4.2 发射通道测试 |
| 4.2.1 FSK调制信号 |
| 4.2.2 QPSK调制信号 |
| 4.2.3 16-QAM调制信号 |
| 4.2.4 64-QAM调制信号 |
| 4.2.5 MSK调制信号 |
| 4.3 接收通道测试 |
| 4.3.1 接收通道第一次测试 |
| 4.3.2 接收通道第二次测试 |
| 4.4 收发前端通信功能测试 |
| 4.5 收发前端在毫米波通信系统中的应用 |
| 4.6 小结 |
| 第五章 总结与展望 |
| 5.1 本文总结 |
| 5.2 未来期望 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
四、设计适合软件无线电应用的宽带低噪声放大器（论文参考文献）
- [1]VDES系统设计及其多址技术算法改进研究[D]. 尹森林. 电子科技大学, 2021(01)
- [2]宽带直接变频收发机的研究与设计[D]. 叶晖. 南京邮电大学, 2020(03)
- [3]临近空间飞行器测控终端硬件的设计与实现[D]. 邵宇聪. 电子科技大学, 2020(03)
- [4]一种多频段软件无线电射频前端的设计与实现[D]. 尤金权. 电子科技大学, 2020(07)
- [5]基于AD9371的Ku波段数字化T/R组件研究[D]. 翁瑶. 电子科技大学, 2020(07)
- [6]10MHz6GHz宽频段射频前端研究与设计[D]. 王恒. 重庆邮电大学, 2020(02)
- [7]电子侦察用超宽带信号采样系统的设计与实现[D]. 李静. 电子科技大学, 2020(07)
- [8]GHz宽带可重构接收前端设计[D]. 陈鸿鹏. 电子科技大学, 2020(07)
- [9]智能射频接收机的关键技术研究[D]. 刘晏辰. 电子科技大学, 2020(07)
- [10]基于软件无线电的L频段收发前端设计[D]. 叶羿阳. 电子科技大学, 2019(04)